First Hit

☐ Generate Collection Print

L13: Entry 4 of 6

File: JPAB

Oct 21, 1994

PUB-NO: JP406295594A

DOCUMENT-IDENTIFIER: JP 06295594 A TITLE: SEMICONDUCTOR STORAGE DEVICE

PUBN-DATE: October 21, 1994

INVENTOR-INFORMATION:

NAME

SHIMIZU, SHIN

COUNTRY

ASSIGNEE-INFORMATION:

NAME

NIPPON STEEL CORP

COUNTRY

APPL-NO: JP05107302

APPL-DATE: April 9, 1993

INT-CL (IPC): G11C 29/00

ABSTRACT:

PURPOSE: To make a defective memory cell recoverable on the spot at the time of testing.

CONSTITUTION: Antifuses 17, 24 and transistors 16, 23 are provided between a power supply terminal 13, 20 to which an operating voltage is ordinarily supplied and the ground. Also, a resistor 7 is provided by which the output signal is shifted for each rescuing process, and a transistor 22 by which the output signal is inputted in a control terminal-is provided between the transistor 23 and the power supply terminal. A signal from an address selecting means 5 is inputted in the control terminals of the transistors 16, 23. Also, a high voltage is supplied to the power supply terminal at the time of rescuing process. By an defective address information, the transistors 16, 23 are turned on at the time of the rescuring process, the fuse 17 is conducted to inactivate a defective memory cell array 1, the antifuse 17 is inactivated which is connected to the transistor 22 of which a signal is outputted from the resistor, and a redundant memory cell array 2 is inactivated. Consequently, the handling time is saved concerning the selection of the redundant memory cell array at the time of rescuing process, and the operation efficiency is enhanced.

COPYRIGHT: (C) 1994, JPO

## (19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

## 特開平6-295594

(43)公開日 平成6年(1994)10月21日

(51)Int.Cl.<sup>5</sup>

G 1 1 C 29/00

識別記号

庁内整理番号 ' 301 B 6866-5L

FΙ

技術表示箇所

·審査請求 未請求 請求項の数2 FD (全 7 頁)

(21)出願番号

特顯平5-107302

(22)出願日

平成5年(1993)4月9日

(71)出願人 000006655

新日本製鐵株式会社

東京都千代田区大手町2丁目6番3号

(72)発明者 清水 伸

相模原市淵野辺 5-10-1 新日本製鐵株

式会社エレクトロニクス研究所内

(74)代理人 弁理士 大島 陽一


## (54)【発明の名称】 半導体記憶装置

## (57)【要約】

【目的】 テスト時にその場で不良メモリセルアレ・ 救済可能とする。

【構成】 通常は動作電圧が供給される電源端子13、 20と接地との間にアンチフューズ17、24とトラン ジスタ16、23とを設ける。また、救済処理毎にその 出力信号をシフトするレジスタフを設け、その出力信号 を制御端子に入力するトランジスタ22を、トランジス タ23と電源端子との間に設ける。トランジスタ16、 23の制御端子にはアドレス選択手段5からの信号を入 力する。また、電源端子は、救済処理時に高電圧が供給 される。救済処理時には不良アドレス情報によりトラン ジスタ16、23がオン状態となり、フューズ17を導 通して不良メモリセルアレー1を不活性化し、レジスタ より信号が出力されているトランジスタ22に接続され たアンチフューズ17を導通して、冗長メモリセルアレ ー2を活性化する。

【効果】 救済処理時の冗長メモリセルアレーの選択に 関する手間が省け、作動効率が向上する。



## 【特許請求の範囲】

【請求項1】 複数のメモリセルから構成される複数の 正規メモリセルアレーと

前記各正規メモリセルアレーの予備として設けられた複数の冗長メモリセルアレーと、

前記各正規メモリセルアレーにアドレス情報を選択的に与えるアドレス選択手段よりのアドレス情報に応じて前記各正規メモリセルアレーを活性化するための該正規メモリセルアレー毎に設けられた正規メモリセルアレー活性化手段と、

前記各正規メモリセルアレー活性化手段の作動を禁止するための該正規メモリセルアレー活性化手段毎に設けられた正規メモリセルアレー活性化禁止手段と、

前記アドレス情報による前記各冗長メモリセルアレーの 活性化を禁止するための該冗長メモリセルアレー毎に設 けられた冗長メモリセルアレー活性化禁止手段と、

前記各冗長メモリセルアレー活性化禁止手段のいずれか 1つを選択するための冗長メモリセルアレー選択手段と を有し、

前記正規メモリセルアレーが不良であった場合には、外 20 部より加えられる信号により、前記アドレス情報が与えられた前記正規メモリセルアレー活性化手段に設けられた前記正規メモリセルアレー活性化禁止手段を動作させ、前記冗長メモリセルアレー選択手段により選択され、かつ当該アドレス情報が与えられた前記冗長メモリセルアレー活性化禁止手段を解除することを特徴とする半導体記憶装置。

【請求項2】 前記両禁止手段が、前記アドレス情報に応じてオン・オフするスイッチング素子と、該スイッチング素子により電圧供給がなされ、かつ両端に高電圧を 30 印加することにより永久的に導通状態となるアンチフューズとを有することを特徴とする請求項1に記載の半導体記憶装置。

## 【発明の詳細な説明】

## [0001]

【産業上の利用分野】本発明は、半導体記憶装置に関し、特に、メモリセルアレーの欠陥を修復できるように 予備のメモリセルアレーを有する半導体記憶装置に関する。

#### [0002]

【従来の技術】例えば、半導体記憶装置では、製造プロセスの過程で結晶欠陥が生じることがあり、結晶欠陥による不良ビットを救済のために正規メモリセルアレーの他に冗長メモリセルアレーを用意することが一般的に行われている。

【0003】図4に、通常の半導体記憶装置で使用される不良ビット救済のための回路システムを概略的に示す。この図に示される1  $(1_1 \sim 1_n)$  及び2  $(2_1 \sim 2_n)$  は複数のメモリセルから構成されたメモリセルアレーであって、この場合、1 は正規メモリセルアレー、

2は冗長メモリセルアレーである。これらのメモリセル アレーは、各入力ライン10(10:~10:)及び19 (191~19n)がロー(L)レベル、即ち接地電位レ ベルの時に活性化されるものであり、活性化されたメモ リセルアレーにデータライン8の信号状態が書き込み/ 読み出される。そして、各トランジスタ12(121~ 1'2m)及び21 (211~21n)によって、各メモリ セルアレー1、2がプリチャージされている。アドレス 情報を発生させるアドレス選択手段5(51~50)から 10 のアドレス選択信号が各トランジスタ31(311~3 1 m) に入力されると共に、各トランジスタ32 { (3 21.1、321.m)~(32n.1~32n.m)} へも入力さ れる。そして、各トランジスタ12と31との間にはそ れぞれレーザーフューズ34(341~34n)が接続さ れている。同様に各トランジスタ21と32との間にも レーザーフューズ35 ((351.1、351.m)~(35 n.1~35n.m) } が接続されている。

【0004】上記のように構成された半導体記憶装置は 出荷前に不良メモリセルが存在するか否かをテストす る。このテストには種々な方法が用いられるが、一般的 には、各正規メモリセルアレー1 に対して所定のテスト データの書き込み/読み出しを行い、書き込まれたテス トデータが正確に読み出されたか否かをメモリテスタ等 を用いてテストする。このテストにより、正規メモリセ ルアレー1内に不良ビットが検出された場合には、その 不良が検出されたアドレス情報に基づいて、レザーリペ ア装置なるものを用いて、不良が発生している正規メモ リアレー 1 に接続されたレーザーフューズ 3 4 をレーザ ーカットし、更に冗長メモリセルアレー1に接続された レーザーフューズ35のいずれか1つをレーザーカット する。例えば、正規メモリセルアレー11に不良が発生 していると検出された場合には、先ずレーザーフューズ 311をレーザーカットし、次に複数ある冗長メモリセ ルアレー2のいずれかを任意に選択して、例えば冗長メ モリセルアレー2πを選択した場合にはレーザーフュー ズ35n、1をレーザーカットすることで、冗長メモリセ ルアレー2』を正規メモリセルアレー11の代用として用 いるようにされている。

#### [0005]

40 【発明が解決しようとする課題】しかしながら、不良メモリセルアレー1の救済措置として、レーザーリペア装置を用いることは、テスト時とは違うステップが行われることから、装置の変更を余儀なくされる関係上、テスト時にその場で救済処置を施すことは困難である。また、テストにより発見された不良メモリセルアレー1に接続されたフューズ31を切断し、更に複数の冗長メモリアレー2のいずれがを選択し、その選択された冗長メモリアレー2に接続されたフューズ35の中から、不良メモリセルアレー1が接続されているアドレス設定手段50 5に接続されているトランジスタ32に接続されたフュ

ーズを切断することで救済処理が施されることから、それらのフューズのレイアウト情報を予めレーザーリペア装置に入力しなければならないため、作業が煩雑となり易かった。そして、デバイスのレイアウト情報はメモリ容量等によって異なるものであって、例えば、1 Mのメモリと4 Mのメモリとではそのレイアウトは大きく異なることから、デバイス毎にレーザーリペア装置に入力するレイアウト情報を変更しなければならず、これもまた煩雑なことである。特に、救済処理時にどの冗長メモリセルアレーを選択するかという点に於いては、現状ではセルアレーを選択するかという点に於いては、現状では人為的な判断或いはその判断のためのアルゴリズムをリペア装置にプログラムしなければならず、いずれに於いても作業効率の悪化を招く要因となり易かった。

【0006】このような従来技術の問題点に鑑み、本発明の主な目的は、不良メモリアレーの救済処理を簡単かつ迅速に行うことができ得る半導体記憶装置を提供することにある。

## [0007]

【課題を解決するための手段】このような目的は、本発 明によれば、複数のメモリセルから構成される複数の正 20 規メモリセルアレーと、前記各正規メモリセルアレーの 予備として設けられた複数の冗長メモリセルアレーと、 前記各正規メモリセルアレーにアドレス情報を選択的に 与えるアドレス選択手段よりのアドレス情報に応じて前 記各正規メモリセルアレーを活性化するための該正規メ モリセルアレー毎に設けられた正規メモリセルアレー活 性化手段と、前記各正規メモリセルアレー活性化手段の 作動を禁止するための該正規メモリセルアレー活性化手 段毎に設けられた正規メモリセルアレー活性化禁止手段 と、前記アドレス情報による前記各冗長メモリセルアレ 一の活性化を禁止するための該冗長メモリセルアレー毎 に設けられた冗長メモリセルアレー活性化禁止手段と、 前記各冗長メモリセルアレー活性化禁止手段のいずれか 1つを選択するための冗長メモリセルアレー選択手段と を有し、前記正規メモリセルアレーが不良であった場合 には、外部より加えられる信号により、前記アドレス情 報が与えられた前記正規メモリセルアレー活性化手段に 設けられた前記正規メモリセルアレー活性化禁止手段を 動作させ、前記冗長メモリセルアレー選択手段により選 択され、かつ当該アドレス情報が与えられた前記冗長メ モリセルアレー活性化禁止手段を解除することを特徴と する半導体記憶装置を提供することにより達成される。 更に、前記両禁止手段が、前記アドレス情報に応じてオ ン・オフするスイッチング素子と、該スイッチング素子 により電圧供給がなされ、かつ両端に高電圧を印加する ことにより永久的に導通状態となるアンチフューズとを 有すればなお良い。

#### [0008]

【作用】このようにすれば、通常は正規メモリセルアレー活性化手段がアドレス情報に応じて正規メモリセルア 50

レーを活性化し、また冗長メモリセルアレー活性化禁止 手段が当該アドレス情報による冗長メモリセルアレーの 活性化を禁止しているので、アドレス指定された正規メ モリセルアレーにのみ活性化されることとなる。この正 規メモリセルアレーに不良が発生していた場合には、ア ドレス情報が与えられた正規メモリセルアレー活性化手 段に設けられた禁止手段及び、当該アドレス情報が与え られた複数の冗長メモリセルアレー活性化禁止手段に、 所定の外部信号を与えることで、前者が動作されて正規 メモリセルアレーの活性化を禁止すると共に、該複数の 冗長メモリセルアレーの中から冗長メモリアレー選択手 段により選択された冗長メモリセルアレーに設けられた 冗長メモリセルアレー活性化禁止手段を解除することか ら、前記とは逆に正規メモリセルアレーはアドレス情報 には関係なく常に不活性化され、代わって当該冗長メモ リセルアレーがアドレス情報に応じて活性化される。詳 しくは、正規メモリセルアレー選択的活性化禁止手段と 冗長メモリセルアレー活性化禁止手段とに設けられた各 スイッチ手段が、同一のアドレス情報に応じてオン・オ フすることから、不良発生時にはアドレス指定されたス イッチ手段がオン状態となり、当該スイッチ手段に接続 されたアンチフューズの両端に高電圧が印加するように 外部信号が与えられることから、アンチフューズを導通 することができる。よって、一方では正規メモリセルア レー選択的活性化手段の動作を禁止することができ、他 方ではアドレス情報に応じて冗長メモリセルアレーを活 性化することができるため、不良が発生している正規メ モリセルアレーに代わって冗長メモリセルアレーが活性 化される。

## 30. [0009]

【実施例】以下、本発明の好適実施例を添付の図面について詳しく説明する。

【0010】図1は、本発明が適用された半導体記憶装 置の要部の概略を示すブロック図である。複数のメモリ セルから構成される複数のメモリセルアレーのうち1  $(11\sim1a)$ はアドレス情報に応じて選択的に活性化さ れる正規メモリセルアレーであって、これら正規メモリ セルアレー1の冗長手段として、複数の冗長メモリセル アレー2(21~21)が設けられている。正規メモリセ ルアレー1には、アドレス情報によりこれらアレー1を 選択的に活性化するための正規メモリセルアレー活性化 手段3(31~30)がそれぞれが接続されいると共に、 これら正規メモリセルアレー活性化手段3の作動を禁止 するための正規メモリセルアレー活性化禁止手段4(4 1~41)がそれぞれ接続されている。そして、アドレス 選択手段5(51~50)からのアドレス選択信号、例え ばら」から信号が出力された場合には、正規メモリセル アレー11のみが活性化するようになっている。

【0011】冗長メモリセルアレー2には、アドレス情報によるこれらアレー2の活性化を禁止するための冗長

メモリセルアレー活性化禁止手段6(61~6n)がそれぞれ接続されている。これら冗長メモリセルアレー活性化禁止手段6には、前記アドレス選択手段5がそれぞれ接続されていると共に、冗長メモリアレー選択手段7がそれぞれ接続されている。そして、これら全てのメモリセルアレー1、2にはデータライン8が共通に接続されている。また、各正規メモリセルアレー活性化禁止手段4及び冗長メモリセルアレー活性化禁止手段6には、それらの動作状態を変化させるための信号9が外部より入力されるようになっている。

【0012】次に、図2は前述したブロック構成をその一部を半導体素子に置き換えて部分的に示す図である。正規メモリセルアレー1、及びそれに接続された3、4で構成されるブロックは、全ての正規メモリセルアレー毎のブロックと同様の構成をとることから、ここでは正規メモリセルアレー1」のブロックについてのみ説明し、その他の正規メモリセルアレー毎のブロックについては、その説明を省略する。同様に、冗長メモリセルアレー2、及びそれに接続された6で構成されるブロックは、全ての冗長メモリセルアレー毎のブロックと同様の構成をとることから、ここでは冗長正規メモリセルアレー2nのブロックについてのみ説明し、その他の冗長メモリセルアレー毎のブロックについては、その説明を省略する。

【0013】複数の正規メモリセルアレー1の1つであ る正規メモリセルアレー11は、その入力ライン10 ı (ワードライン、コラムライン等) がロー (L) レベ ルとなることで活性化されるものであり、通常はインバ ータ111及びプリチャージ用トランジスタ121を介し て電源端子131に供給されている電源電位レベル(H レベル)に維持されて不活性化されている。アドレス選 択手段 51 からのアドレス情報に応じて、この正規メモ リセルアレー11を活性化するべく該手段51の出力に は、インバータ141を介してトランジスタ151のゲー トが接続されている。よって、正規メモリセルアレー1 1がアドレス指定された場合には、アドレス選択手段51 の出力がハイ(H)レベルとなり、オン状態であったト ランジスタ151がオフ状態となって、そのドレイン側 を高インピーダンス状態とする。したがって、インバー タ111を介して正規メモリセルアレー11の入力ライン 101がLレベルとなることから、該アレー11が活性化 される。

【0014】また、トランジスタ151には、前記アドレス選択手段51の出力にそのゲートが接続されているトランジスタ161が並列接続されている。そしてトランジスタ161のソースと接地間には、アンチフューズ 171が接続されている。アンチフューズ 171は、通常の電源電圧ではその抵抗値が極めて高いものであるが、その両端に高電圧を印加すると抵抗値が低くなりフューズ両端を導通状態とし、一度導通するとその状態を維持 50 の外部制御入力端子が備えられている。

するものである。したがって、アンチフューズ171が 非導通状態にあっては、トランジスタ161のドレイン 側は高インピーダンス状態を維持される。そして、アン チフューズ171が導通状態の場合には、アドレス選択 手段51よりのHレベルの信号を受けて、トランジスタ 171をオン状態として正規メモリセルアレー11の活性 化を禁止している。

【0015】次に、複数の冗長メモリセルアレー2の1 つである冗長メモリセルアレー2 nは、その内部構成を 10 正規メモリセルアレー1と同じくし、その入力ライン1 9nがプリチャージ用トランジスタ21nを介して、前記 した電源端子13に接続された電源端子20nに接続さ れていることから、通常はHレベルに維持されて冗長メ モリセルアレー2nを不活性化している。入力ライン1 9nには、そのゲートが選択手段7に接続されたトラン ジスタ22ヵのドレインが接続されている。 トランジス タ22』のソースには、そのゲートが各アドレス選択手 段51~5点の出力に接続されたトランジスタ231、1~ 23π.πのドレインがそれぞれ接続されている。そして これらトランジスタ23 n. 1~23 n. n と接地との間に は、前記したアンチフューズ17と同様なアンチフュー ズ241、1~241、1がそれぞれ接続されている。 したが って、これらのアンチフューズ24n.1~24n.gが非導 通状態であれば、アドレス選択手段5よりのHレベル信 号によってトランジスタ23n.1~23n.mがオン状態と なっても、トランジスタ22nがオン状態であっても冗 長メモリセルアレー2』は活性化されない。逆に、アン チフューズ241、1~241、4のいずれか1つが導通状態 であれば、その導通状態であるアンチフューズに接続さ 30 れたトランジスタがオン状態となった場合にのみ、冗長 メモリアレー2πが活性化されるようになっている。こ れら冗長メモリセルアレー2nとトランジスタ21n、2.  $2n, 23n, 1\sim 23n, m \ge T > 7 - 7 - 7 \ge 4n, 1\sim 24$ n.aとから冗長メモリセルアレー2nの冗長ブロックBn が構成されている

【0016】選択手段7は、図3にブロック図で示されるように、直列に接続されたレジスタ71~7nで構成されており、各レジスタ71~7nには、後記する救済処理時に所定のタイミングをもって発せられる外部信号25を入力するための外部制御入力端子をそれぞれ備えており、この外部信号の入力毎にレジスタ内部のデータが1ビットシフトする。また、各レジスタ71~7nの出力は、各冗長ブロックB(B1~Bn)に接続されている。そして、各レジスタのうち、その内部データが「1」となっているレジスタに接続されたトランジスタ22(21~22n)のみをオン状態とすることができる。また各レジスタ71~7nには、この半導体記憶装置が製品として出荷される際に、全てのレジスタの出力をHレベルとするように、これもまた外部信号26を入力するための外部制御入力端子が備えられている

【0017】次に本発明の作動要領について説明する。 【0018】先ず基本作動を説明すると、各プリチャー ジ用トランジスタ12、21はプリチャージサイクルの 間オン状態を維持する。今、正規メモリセルアレー1が 全てアドレス指定されていない場合、アドレス選択手段 5の出力がLレベルとなっていることから、各インバー タ14 (141~14n)を介して各トランジスタ15  $(151\sim15n)$  のゲートがHレベルとなり、これら各 トランジスタ14がオン状態となる。したがって、各正  $(111~11_n)$ を介していることからそれぞれHレベ ルとなって、各正規メモリセルアレー1は不活性化され る。この時、各冗長メモリセルアレー2についても、ト ランジスタ23 {  $(23_{1,1}, \sim 23_{1,\alpha}) \sim (23_{\alpha,1})$ ~23。。) )が全てオフ状態であることから、不活性 化されている。

【0019】そこで、正規メモリセルアレー11がアド レス指定された場合には、アドレス選択手段51の出力 がHレベルとなることから、トランジスタ151はオフ 状態となり、代わってトランジスタ161及び231.1~ 20 23n、1がオン状態となる。この際、アンチフューズ1 71は非導通状態であることから、トランジスタ161の ドレイン側は高インピーダンス状態を引き続き保持する こととなる。したがって、正規メモリセルアレー11の 入力がLレベルとなることから、複数ある正規メモリセ ルアレーの中からこのメモリセルアレー11のみが活性 化される。(他の正規メモリアレー1がアドレス指定さ れた場合については、上記説明を参照されたい)。同様 に、トランジスタ22及び231.1~231.1はオン状態 ではあるが、アンチフューズ24 {(241.1、~24 1.n)~(24n、1~24n.a)}が全て非導通状態であ れば、入力ライン19 (191~19m) が全てHレベル となることから、全ての冗長メモリセルアレーは活性化 されない。

【0020】このように作動する各正規メモリセルアレ ー1を含む本装置を製品として出荷する前に、正常に動 作するか否かを各メモリセルアレー毎にテストする。こ のテストによって、例えばメモリセルアレー1内に不良 が発生していると検出されたとする。この場合には、そ の場で救済処理が施されることとなる。今、不良を検出 した際のアドレス指定のままの状態とし、よってアドレ ス選択手段51の出力がHレベルに維持される。次に、 電源端子131に入力されていた電圧値(通常は5Vに 維持されている)を高電圧、例えば18Vに引き上げ る。すると、トランジスタ121、161がオン状態であ ることから、アンチフューズ171の両端に高電圧が印 加されることとなる。その結果、アンチフューズ171 は導通状態となり、よってトランジスタ161のドレイ ン側が低インピーダンス状態となる。したがって、正規 メモリセルアレー11の入力ライン101がHレベルとな 50 そして、本発明によれば、メモリテストをした際に、不

ることから、アドレス選択手段51の出力がHレベルで・ あるにも係わらずこの正規メモリセルアレー11は不活 性化されてしまう。

【0021】また、各冗長ブロックB内の各トランジス タ231、1~23n、1のゲートにもアドレス選択手段51 の出力が与えられていることから、これらトランジスタ 231.1~23n、1は全てオン状態となっている。ここ で、各トランジスタ231.1~231.1はオン状態である が、それらのドレインに接続されたトランジスタ22 規メモリアレー1の入力ライン10にはインバータ11 10 は、選択手段7により選択された1つのトランジスタ2 2のみがオン状態となっていることから、トランジスタ 231.1~231、1のドレインが電源端子20に接続され ているとは限らない。即ち、各レジスタフが、その内部 データ「1」をもつレジスタに接続されたトランジスタ 22のみがオン状態となれることから、そのオン状態で あるトランジスタ22に接続されたトランジスタ23 1.1~231.1のドレインが電源端子に接続されることと なる。説明上、レジスタ7nの内部データが「1」であ るとすると、このレジスタ7nの出力に接続されたトラ ンジスタ22㎡オン状態となる。すると、トランジス タ21n、22n、23n.1がオン状態であることからア ンチフューズ241、1は電源間に接続されたことにな る。、上記のように、電源端子20が高電圧に引き上げら れていることから、アンチフューズ24n.1は導通状態 となる。したがって、冗長メモリセルアレー2nの入力 がLレベルとなることから、この冗長メモリセルアレー 2nは活性化される。ここで、このブロックBn内の他の アンチフューズ24n、2~24n、mの両端の電位を考察し てみると、これらのフューズを電源端子に接続するべく 各トランジスタ23n、2~23n、mのゲートがLレベルで あることから、これらトランジスタ全てオフ状態とな り、よってフューズの両端には高電圧が印加されること がない。したがって、正規メモリセルアレー11に対す るアドレス指定がなされた場合には、冗長メモリセルア レー2nが活性化されるわけである。

> 【0022】正規メモリセルアレー11の救済が終了す ると、選択手段7には外部信号25が入力されて、レジ スタ7nの内部データがレジスタ71へとシフトされ、ト ランジスタ22nがオフ状態となる。したがって、冗長 40 メモリセルアレー 2nが再び正規メモリセルアレーの救 済対象とはなり得ない。そして、全てのメモリセルアレ ーの救済処理が終了した際に、選択手段7へ外部信号2 6を供給し、全てのレジスタ71~7nの出力をHレベル とする。

【0023】このように、正規メモリセルアレーに不良 が検出された場合には、その不良メモリセルアレーに代 わって冗長メモリセルアレーがアドレス指定されること から、製品としては何等支障のない半導体記憶装置を出 荷することができ、歩留まりを向上することができる。

良が検出されたその場で装置等を変更すること無く救済 処理を行え、特に、不良メモリセルアレーを代用する冗 長メモリセルアレーを、複数ある中から自動的にある1 つを選択し、かつ1度選択された冗長メモリセルアレー を再度選択することがないため、これまで行われてきた ような煩わしいステップを踏まずに簡単かつ確実に救済 処理を施すことができる。

## [0024]

【発明の効果】このように本発明によれば、テスト時にその場でなおかつ略同時に救済処理が可能であり、これ 10 までのように特別な装置を用いる必要がなく、またチップレイアウトに依存されること無く救済処理を行え、特に煩雑であった冗長メモリセルアレーの割り振りを自動的に選択できることから、不良メモリセル救済のための作業効率をはるかに向上することができ、製品コストの低減、ひいてはTATの短縮化を計ることができる。しかも破壊的なフューズの切断処理を行わないことからも信頼性をも向上することができる。よって、その効果は集積回路の大規模化に大いに貢献できる。

## 【図面の簡単な説明】

【図1】本発明が適用された半導体記憶装置の要部の概略を示すブロック図である。

10

【図2】図1のブロック構成を、一部を半導体素子に置き換えて示す図である。


【図3】選択手段の構成を概略的にしめす図である。

【図4】従来の半導体記憶装置の要部の概略を示す図である。

## 【符号の説明】

- 10 1 正規メモリセルアレー
  - 2 冗長メモリセルアレー
  - 3 正規メモリセルアレー活性化手段
  - 4 正規メモリセルアレー活性化禁止手段
  - 5 アドレス選択手段
  - 6 冗長メモリセルアレー活性化禁止手段
  - 7 冗長メモリセルアレー選択手段
  - 16、23 スイッチ手段
  - 17、24 アンチフューズ

【図1】



【図2】

